比利时的Imec和中国的浙江大学报告了一种与晶圆厂兼容的磷化铟基砷化铟镓(InGaAs/InP)至硅(Si)晶圆重组(WARE)工艺[Gauri Karve et al, Jpn. J. Appl. Phys., v63, p04SP42, 2024]。所报告的研究工作是在Imec工厂的200mm硅晶圆上进行的。研究团队评论道:“该方法与标准CMOS后道工序兼容,且可扩展至300mm晶圆。”
研究人员认为该方法在光子学、射频、成像、传感系统中具有广泛的应用潜力。研究团队还报告说,他们已经利用这种技术实现了微流体芯片实验室解决方案。
研究团队指出,虽然 在光生成和射频处理方面性能优越,但“高性能硅仍是硅光子学所需驱动器、成像仪读出电子元件、射频波束形成芯片的最佳候选材料”。
III-V与硅的共同集成还能使器件之间的距离更近,从而减少寄生结构的影响,降低工作功率和延迟,提高数据处理速率。
首先,用硅构建了一个“晶圆载盘”,使用深度蚀刻来创建载槽,然后对晶圆进行背面打磨,以留下350-400μm的厚度。这个厚度足以使其在机器人搬运时保持稳健性。
这些“载槽”由矩形通孔组成,先将不同III-V/硅外延裸片放置在这些通孔中,再转移并粘合到最终的200/300 mm硅晶圆上进行后续加工。可以选择质量好的裸片,以提高加工良率。晶圆载盘临时粘合在载体晶圆上。研究团队报告说,使用临时胶水有助于提高电介质接合良率和重组晶圆的跨晶圆均匀性。
研究人员评论道:“这一基本理念有许多可能的实现方式,例如用于接合III-V层和硅层的不同材料、加工顺序等,每种方式都各有利弊。与应用相关的技术规格和成本限制是选择集成的主要驱动力。”
III-V裸片包含与磷化铟衬底晶格匹配的砷化镓铟PIN二极管外延结构。在转移过程中,使用了氧化覆盖薄层来保护器件结构。
InGaAs/InP裸片以及普通硅和InP裸片均采用“隐形切割”,这显然是指滨松基于激光的工艺,滨松光子拥有该工艺的“隐形切割”商标。与机械锯切工艺相比,隐形切割能使侧壁更加光滑。
图1:装有III-V和硅晶片的载体晶圆:(a)光学图像和(b)扫描声学显微镜(SAM)图像。
使用拾放工具将裸片放入载槽中,将1cmx1cm的InGaAs/InP裸片有源面朝下插入(图1)。研究团队报告说:“利用隐形切割来切割III-V和硅裸片,并让裸片角与硅载槽对齐,从而实现了±10μm以内的放置精度。”
研究人员补充道:“III-V有源面仅在重组流程结束时才暴露出来,因而在重组步骤中保护了有源面。”
用超薄氧化层对载体晶圆整体进行了钝化处理,然后进行了边缘修整,并通过打磨进行了整体减薄。研究人员与美国的DISCO合作优化了打磨工艺,使整个晶圆的厚度变化小于3μm。
使用等离子激活介质键合技术将裸片与最终硅晶圆键合,裸片和晶圆载盘的背面涂有200mm的热氧化物(图2)。键合后的退火在专用键合室中进行,目的是相较基于外部炉的退火提高良率。然后移除临时载体,并在湿洗工艺中清除粘合剂。
图2:与永久硅载体进行介质键合后的扫描声学显微镜图像。
研究人员在200mm晶圆上切割下来的InGaAs/InP/Si裸片上制造了不同半径的圆形PIN二极管,同时还在InP材料上制造了外延InGaAs,从而验证了这一工艺。p极和n极由未退火的钛/钯/金组成。
与原生InGaAs/InP二极管相比,InGaAs/InP/Si接合工艺对二极管暗电流性能没有明显影响(图3)。从不同半径器件的周长/面积比来看,侧壁复合的影响基本相同。两种器件的理想系数(n)均约为1.3。
图3:典型归一化电流与电压测量值的比值(左),归一化电流与器件周长/面积的比值(右),分别针对重组器件(WARE)和原生器件(Reference)。
利用温度变化,研究人员还提取了不同反向偏压下的激活能。这些结果在重组器件和参考二极管之间也是相同的。
研究人员评论道:“这些观察结果表明,晶圆重组工艺对所造器件的性能没有影响。”
上一篇:奕斯伟半导体材料产业基... | 下一篇:日本对加征中国EV关税态... |