用于650V GaN-on-Si集成电路的虚拟体概念

制造过程包括栅极和350nm深沟槽蚀刻、50nm等离子体增强化学气相沉积（PECVD）二氧化硅钝化、钛/铝/镍/金源极/漏极（S/D）接触沉积和退火、多能氟离子植入、镍/金欧姆栅极接触沉积和退火、接触垫形成。

导通状态下，VB-HEMT的欧姆p-GaN栅极接触注入空穴，这些空穴在AlGaN埋层上方积聚并扩散，在靠近顶部AlGaN势垒层的二维电子气（2DEG）通道下形成虚拟体。

VB-HEMT和传统HEMT的漏极电流均为10μA/mm时，二者的阈值电压均为1.4V。阈值电压为正向，意味着器件在增强模式（常关）下工作，这正是减少功耗所需的。

关断状态下，传统器件经650V漏极偏压应力后，动态导通电阻（R_ON-dyn）比静态导通电阻（R_ON-stat）高3.66倍。相比之下，VB-HEMT的R_ON-dyn/R_ON-stat低至1.28。VB-HEMT的这一比率取决于栅极电位：3.5V时为1.28，2V时则为4.29。

研究人员解释了抑制VB-HEMT中R_ON-dyn的机制：“缓冲陷阱被从栅极注入的空穴屏蔽，并沿着虚拟体扩散。虚拟体的空穴与2DEG的电子相复合，可能会减少表面陷阱，进而发射光子加速表面陷阱的恢复。”

尽管人们可能担心空穴注入会增加VB-HEMT的动态关断态漏电流，但研究团队发现，虚拟体机制实际上并没有增加关断电流。

在半桥配置中，VB通过遮挡硅衬底背栅效应的沟道，抑制了晶体管之间的串扰。对传统HEMT来说，如果低边晶体管的源极接触与衬底相连，就会导致高边晶体管上产生负背栅效应。将衬底连接到高边晶体管的源极，则会使低边晶体管上产生负栅极效应。这两种效应都会影响性能，增加R_ON，从而增加功耗。

研究团队向衬底施加±400V的10kHz脉冲偏压，并测定了半桥集成电路在不同栅极电位下的R_ON（图2），进而从衬底背栅效应中确认了VB的屏蔽作用。高边晶体管的漏极通过300Ω负载电阻与3V V_DD电源相连。低边晶体管的源极接地。其中使用了不同的栅极电位(V_GS)。