灿芯半导体研发出USB 2.0物理层设计

国际领先的ASIC设计公司及一站式服务供应商，灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）近日宣布基于中芯国际集成电路制造有限公司的0.11微米和0.13微米工艺平台成功开发了USB2.0物理层设计（PHY）,该设计为采用USB2.0的器件提供了尺寸更小、性能更好以及更经济的解决方案。灿芯半导体的USB2.0物理层设计同时支持器件和主机应用的On-The-Go(OTG)规范。为了取得比竞争对手的产品拥有更小的芯片尺寸和更低的功耗，灿芯半导体的工程师们在PLL、I/O和其它模块的设计上都做了极大的改善。该新的物理层设计结构也能加快USB物理层IP的开发用于中芯国际的更先进工艺制程。
　　
　　“USB2.0在SoC的设计中几乎是必须的”，灿芯半导体总裁兼首席执行官职春星博士说，“作为专注于SoC平台的设计服务公司，可靠的、自有的USB2.0IP是服务客户的关键。随着该技术的成功开发，我们现在已经拥有全系列的USB2.0IP”。
　　
　　中芯国际商务长季克非表示：“我们很高兴看到我们和灿芯半导体在USB2.0物理层设计所取得的合作成果。对于大部分USB2.0的应用，0.11微米和0.13微米仍是平衡各种因素最有利的工艺结点.现在中芯国际可以给客户提供更多USBIP的选择以便于客户实现他们的设计”。