行业新闻详细内容

imec首次展示CFET晶体管，将在0.7nm A7节点引入

2024/6/21 9:50:02 材料来源：比利时微电子研究中心（imec）官网

近日，在2024 IEEE VLSI技术与电路研讨会（2024 VLSI）上，imec首次展示了具有堆叠底部和顶部源极/漏极触点的CMOS CFET器件。虽然这一成果的两个触点都是利用正面光刻技术获得，但imec也展示了将底部触点转移至晶圆背面的可能性——这样可将顶部元件的覆盖率从11%提升至79%。

从imec的逻辑技术路线图看，其设想在A7节点器件架构中引入CFET技术。若与先进的布线技术相辅相成，CFET有望将标准单元高度从5T降低到4T甚至更低，而不会降低性能。在集成nMOS和pMOS垂直堆叠结构的不同方法中，与现有的纳米片工艺流程相比，单片集成被认为是破坏性最小的。

imec在研讨会上首次展示的具有顶部和底部触点的功能单片CMOS CFET器件，栅极长度为18nm，栅极间距为60nm，n型和p型之间的垂直间距为50nm。

imec负责人表示，在从正面开发底部触点时，遇到了很多挑战，可能影响底部触点电阻，并限制顶部器件工艺窗口。在2024 VLSI上，imec表明，尽管仍使用晶圆键合和减薄等额外工艺，这一设计是可行的，这使得晶圆背面底部接触结构成为对业界来说具有强大吸引力的选择。目前，该机构正在持续进行研究，以确定最佳的触点布线方法。

【近期会议】

7月25日14:00，CHIP China 晶芯研讨会即将组织举办主题为“先进半导体量测与检测技术进展与应用”的线上会议。诚邀您上线参会交流答疑，推动先进半导体量测与检测技术的交流与碰撞，欢迎报名：https://w.lwc.cn/s/fuQBbu

上一篇：天岳先进再发金刚石材料...

下一篇：美方施压日本荷兰对华芯...

声明：本网站部分文章转载自网络，转发仅为更大范围传播。转载文章版权归原作者所有，如有异议，请联系我们修改或删除。联系邮箱：lynnw@actintl.com.hk