调整GaN MOSFET的导通电阻

氮自由基处理后插入AlN中间层，提高了GaN MOSFET的沟道迁移率

图片：AlN中间层和氮自由基预处理提高了GaN MOSFET的迁移率

日本一团队通过引入氮化界面，将GaN MOSFET的导通电阻降低了四倍。

这一进展为丰田中央实验室和可持续发展材料系统研究所的工程师们所取得，将有助于开发能高效应对高电压和高电流的器件，而这正是高效功率转换系统所必需的。

这类系统的潜在候选器件是一些垂直器件结构，包括几种形式的JFET。团队发言人Kenji Ito表示，栅过驱动受限会导致JFET受到抑制，他指出，由于栅极p-n二极管中存在正向电流，栅极电压超过3 V时，栅极漏电流会上升。为了抑制这一漏电流，需要限制施加的栅极电压，因此要禁止使用栅过驱动。

与此形成鲜明对比的是，MOSFET的栅极漏电流极低，因为其栅极结构由氧化物/半导体结构成。

GaN MOSFET的一个问题是，沟道迁移率为100 cm² V^-1 s^-1时，沟道电阻为0.5 mΩ cm²，电压为1 kV或更高时这是个问题。另一个弱点是栅极氧化物的可靠性不足。

Kenji Ito及其同事正在解决这两个问题。早在2020年他们就发现，引入栅极氧化物AlSiO后，GaN MOSFET在150 ℃、5 MV cm^-1的条件下寿命可达20年。然而，沟道迁移率却不超过40 cm² V^-1 s^-1。现在，Kenji Ito及其同事采用了氮化技术，克服了这一限制，使沟道迁移率达到200 cm² V^-1 s^-1。

制造GaN MOSFET首先要将n型GaN衬底装入MOCVD室，然后沉积一叠外延层。生长后在850 °C下退火，激活了镁受体。硅离子注入和退火形成源极区和漏极区，然后注入氮离子提供隔离，抑制源极和漏极之间的漏电流。然后用HF溶液清洁GaN表面，除去GaO_x，再用等离子体增强CVD添加一层300 nm厚的SiO₂。然后从沟道上方除去SiO₂，再用等离子体增强ALD添加一层40 nm厚的AlSiO（作为栅极氧化物）和一层3 nm厚的SiO₂盖帽层。

除了这种在GaN上直接沉积AlSiO而形成的变体外，Kenji Ito及其同事还制造了两种变体：一种是在GaN上的AlSiO层之间插入一层AlN中间层；另一种结构同上，但沉积中间层前对其进行了氮自由基预处理。

器件在氮气环境下于950 ℃退火10分钟，金属得以蒸发，从而形成主体、源极、漏极。

利用次级离子质谱法获得的材料剖面显示，插入AlN中间层抑制了镓的扩散。据推测，这一抑制作用源于中间层的插入，中间层可防止GaN表面在沉积期间和沉积后退火过程中发生氧化。

测量结果表明，中间层也有利于提高有效迁移率，有效迁移率从46 cm² V^-1 s^-1升至130 cm² V^-1 s^-1。氮自由基预处理使有效迁移率进一步提高，达到229 cm² V^-1 s^-1。

Kenji Ito表示，虽然研究团队在研究中用到了原生衬底，但这并不是必要的，因为重点是氧化物-GaN界面。不过，该团队正在开发垂直GaN MOSFET，因此仍需考虑偏压应力下通过p-n结的源漏电流。Kenji Ito认为优质GaN衬底在可靠性方面拥有优势，他指出：“目前，由于GaN-on-silicon晶圆涉及高密度的穿透位错，反向漏电流是一个关键问题。”

目前，该团队正计划研究如何控制GaN MOSFET的阈值电压，同时不影响其迁移性。界面控制技术的一个缺点是阈值电压会出现负偏移，因而阻碍了常关型器件的制造，而常关型器件是故障安全开关电路所必需的。

参考文献

K. Ito et al. Appl. Phys Express 16 074002 (2023)