辉煌的栅极氧化物

4H-SiC 的最大优势之一是击穿电场约为硅的十倍。这意味着，在给定的额定电压下，SiC功率器件可以具有比硅器件更薄的漂移区和更高的掺杂。反过来，这使得SiC功率器件具有更低的导通电阻（参见图 1）和简单的单极 MOSFET 结构——不需要复杂的结构，包括超级结或双极传导。最重要的是，SiC功率器件在相对较高的温度下具有较低的漏电流和较高的导热性，它支持通过低导通电阻实现更高电流密度。

由于所有这些特性，SiC MOSFET 在功率密度、效率、开关速度和热管理方面表现出比其他材料系统的明显优势。这些优势如此明显，以至于如果地球上的每个数据中心都使用SiC而不是现有的硅，那么曼哈顿就可以通过这种宽带隙材料提供的能源节省来维持一整年的供电。

SiC功率器件的成功故事可以追溯到千禧年之后。其中一个关键的里程碑是在 2002 年，当时我们公司 Wolfspeed 发布了第一个商业化的 600V 结势垒肖特基二极管。2011 年，我们又推出了业界第一个额定电压为 1200V 的 SiC MOSFET；在接下来的三年内，我们又推出了全球第一个1700 V SiC半桥模块。

最近，我们在提高产能方面的努力一直占据着头条新闻。2022年4月，我们开设了世界上第一个 200 毫米 SiC 晶圆制造厂，预示着 SiC 功率器件电气化的现在和未来。

我们并不是唯一一家生产 SiC 功率器件的公司，这些器件正在汽车、可再生能源、电源和工业应用中得到应用。让我们在同行中脱颖而出的是最广泛的商业产品组合，目前包括采用分立封装和裸片形式的 SiC MOSFET 和肖特基二极管，以及功率模块。我们的 SiC MOSFET 的电压范围为 650V至1700V，导通电阻范围为 10-1000 mΩ；我们的肖特基二极管系列的电压范围为 600 V至1700 V，具有同类产品最佳的正向压降，可减少传导损耗并提高整体系统效率。我们将继续进行多样化发展，最近推出了紧凑型QFN 8 mm×8 mm封装中的650V肖特基二极管，以及采用 TO无引线封装的 650V MOSFET，其面积比目前市场上的通孔封装小60% . 另一项突破是推出了我们的E系列功率器件：它们经过了湿度耐受强的汽车认证，并针对车载充电器、DC/DC 转换器和动力传动系统应用以及光伏逆变器进行了优化。此次发布进一步提升了我们在汽车市场领域SiC 器件的声誉。

评估可靠性

由于SiC 衬底质量、外延生长能力和器件加工的不断进步，SiC功率器件的可靠性水平已经很高，并且处于上升趋势。然而，苛刻的操作条件，加上不断变化的市场需求，使得对SiC功率器件的栅氧化物可靠性要求越来越高。

栅氧化物的可靠性有两个关键方面：阈值电压稳定性和栅氧化物寿命。诺贝尔奖获得者物理学家赫伯特·克罗默 (Herbert Kroemer) 曾说过一句著名的话：“界面就是器件”，这句话是正确的。由于SiC和硅MOS界面之间的差异，SiC栅氧化物的可靠性一直被仔细审查，并与硅器件的栅氧化物可靠性进行比较。

通常，SiC MOSFET的阈值电压稳定性与硅同类产品的阈值电压稳定度相似。但是，这两种材料系统之间存在着根本性差异。这些差异包括与硅和SiO₂相比，4H-SiC和SiO₂间的导带和价带偏移较小；4H-SiC MOS器件的界面陷阱密度较高；以及界面化学的差异—SiC 采用氮化栅极氧化物，SiO₂/硅界面采用氢钝化。由于所有这些差异，SiC 和硅 MOS 器件之间的阈值电压偏移机制可能不同。

在宽带隙领域，人们投入了大量精力，通过偏置温度不稳定性测试来揭示所观察到的 SiC MOSFET 阈值电压变化背后的机制。这些研究考虑了正负栅极偏置，并证明了阈值稳定性以及实际应用的长期可靠性。

对 SiC MOS 器件，栅极氧化物可靠性的第二部分，即栅极氧化物寿命，也进行了仔细研究。我们公司通过恒定和斜坡式正栅极偏置时间依赖的介电击穿研究，报告了n沟道SiC功率MOSFET在175℃和大约4 MV/cm的栅极氧化电场下，具有吸引力的栅极氧化物失效时间中值为10000年。

对于硅 MOSFET，时间依赖性介质击穿可以说是有史以来特征最明显、被引用最多的失效机制之一。尽管存在多种模型，但对于 SiC，大多数研究人员使用线性热化学电场模型来解释随时间变化的介电击穿。这往往会提供最保守的估计。在两种更常见的替代方案中，考虑电场反比的模型给出了极其乐观的固有寿命推断，因此其有效性值得怀疑；而基于电压控制的幂律模型是不合适的，因为它是为超薄栅极氧化物开发的。由于这些问题，线性电场模型被广泛用于 SiC 也就不足为奇了。该模型假设正栅极电压会导致载流子隧穿，从而在氧化膜中产生缺陷。当这些缺陷达到临界点时，它们会在该局部薄弱点引发介电击穿。

评估负偏压

好奇的读者可能已经注意到，虽然 SiC 社群对阈值电压稳定性的讨论包括正负栅极偏压，但在谈到栅极氧化物寿命时，主要是 n沟道 SiC MOSFET 的正栅极偏置应力。出现这种情况是因为，直到我们最近的研究，几乎没有发表的关于 SiC MOSFET 在负栅极偏压下的栅极氧化物寿命的相关研究。这无疑是一个重大的遗漏，因为要关闭这些增强型 n 沟道器件，需要通过使栅极偏置远低于栅极阈值电压并至少降至 0 V 来关闭沟道。从阻断的角度来看，器件在 0 V 栅极偏压下轻松实现这一点没有问题。然而，在关断期间，通过施加远低于 0 V 的栅极偏压可以提高器件性能。使用负栅极偏压关断 MOSFET，通过在关断瞬变期间增加栅极电流来减少关断能量损失 - 反过来，这迫使栅极电容比使用 0 V 偏压关闭时放电更快。需要考虑的另一点是，在采用多个器件并联或桥接配置的系统中，器件往往以负栅极偏压关闭。采用这种方法是因为它提供了对寄生关断的进一步保护，寄生关断可能在系统中多个芯片之间的不平衡瞬变时发生。由于负栅极偏压的重要性，以及随后在这种偏压条件下对 SiC 功率器件的栅极氧化物寿命进行研究的必要性，当然需要对负栅极偏压进行迄今为止被忽视的仔细研究。

图 1. 单极性一维特定半导体漂移导通电阻（R_ON,SP，单位为mΩ-cm²）与击穿电压的关系。橙色虚线和黑色虚线分别表示硅和SiC在室温 (RT) 下的理论极限。RT 数据点代表Wolfspeed SiC MOSFET的各代产品和额定电压，绿色虚线是该数据的视觉指南。改编自J. W. Palmour et al., Proceedings of the 26th International Symposium on Power Semiconductor Devices & IC's, June 15-19, 2014.

为了加深对SiC MOSFET在负栅极偏压下的栅极氧化物可靠性的理解，我们在 175℃下对我们的 Gen3 1200 V 分立式 MOSFET 进行了恒定电压时间依赖性介电击穿测试，施加的负栅极偏压远高于推荐的最大工作栅极电压 -4 V。将源极和漏极保持在地电位，我们在三个栅极应力电压下评估了大约 30 个器件，这三个栅极应力电压是：-29.5 V、-31 V 和 -32.5 V。我们分别监测了每个器件的栅极漏电流 ，这使我们能够在这些加速测试期间收集受压器件的单独失效时间。为了进行真正的比较，我们还使用与负偏压情况相同的样本大小，在Gen3 1200 V器件上进行了正栅偏压时间依赖介电击穿研究，其栅极应力电压为+29.5 V、+31 V和+32.5 V。