一种新颖的晶圆级“快速制造”工艺通过提供快速的器件反馈来帮助VCSEL的生产。
作者:Samuel Shutts,卡迪夫大学
对VCSEL的需求没有放缓的迹象。随着无线数据通信的部署,VCSEL的销售额飙升,尤其当它的使用扩展到智能手机的人脸和手势识别系统时达到了新高,并且还将通过自动驾驶汽车推出激光雷达系统而实现再次跃升。由于需求的持续增长,VCSEL制造商面临着越来越大的压力来交付更多的器件。
为了满足这种不断增长的需求,基于GaAs的VCSEL制造商已经转向了更大的晶圆尺寸——此举除了增加产量之外,还满足了降低每个器件成本的需求。早在1994年,全球领先的外延片供应商IQE就签署了其第一份75毫米晶圆的商业合同,并展示了其在100毫米晶圆上生产这些异质结构的能力——尽管直到2013年才开始以量产这种大尺寸的。从那时起,进展加速了。2014年推出了可提供20万个器件的150mm晶圆,今年5月,IQE推出了全球首款商用200mm VCSEL晶圆,进一步拓展了传感市场。
图1. IQE的VCSEL生产时间表。由IQE提供。
对快速制造的需求
随着VCSEL生产量的增加(部分是通过迁移到更大的晶圆来实现的),为了满足新兴应用更严格的要求,容差也不断收紧。由于这种情况,对器件级表征的需求不断增加,以提供对晶圆均匀性的快速评估并暴露制造周期中发生的任何漂移。此类服务通过提供有源器件数据来补充生产线表征工具包。
我们的团队是卡迪夫大学和IQE组成的合作团队,通过一个名为ATLAS(半导体激光激光器的先进制造技术)的项目,一直致力于开发这种服务。这项工作的重点是通过利用简化的剥离背衬工艺来大幅减少制造传统VCSEL结构所需的时间,从而为生产团队提供快速反馈。其目标是在24小时内完成制造。
提到的“快速制造”VCSEL并不打算作为独立的芯片进行封装并被用于终端用户技术。然而,它们确实需要与自动晶圆级探测兼容,从而能够映射各种特性,包括VCSEL的发射光谱及其作为电流和电压函数的光输出功率。从这些测量中,可以提取此类激光器的关键特性,例如其阈值电流(实现激光作用所需的最小电流)、功率转换效率和峰值波长。
图2. 一个典型VCSEL设计的横截面,SEM图像显示了一个蚀刻的台面结构。
快速制造服务提供的另一个好处是它允许VCSEL制造商及其客户更有效地开发新产品。VCSEL结构复杂,由多达200层或更多层组成,每层都有精心控制的成分,厚度范围从1µm低至4nm不等。虽然仿真软件支持新VCSEL的设计,但为了满足预期的应用,这通常必须伴随着实验设计。为了优化器件性能,工程师们往往要多次重复设计、外延片生长和VCSEL制造。我们的VCSEL快速制造技术支持这些努力,提供过程监控并帮助研发和产品开发。
请注意,VCSEL快速制造的优势不仅限于为大型消费市场生产器件。这种形式的快速反馈也有助于支持专业原子传感器技术的出现,例如微型原子钟、磁力计和量子陀螺仪。所有这些技术都需要严格的VCSEL规格。例如,基于铯的原子传感器需要稳定的单模源,目标是894.6nm和852.347nm的原子跃迁。达到这些跃迁需要一些电流和温度的调整,但理想情况下这种调整是很小的,以确保高效率并减少对伴随的铯蒸气环境的影响。
VCSEL快速制造还有另一个好处,与主要的设计挑战有关。对于这类激光器,在光学增益谱和谐振腔模式之间有一个健康的重叠是至关重要的。因为VCSEL不能在很宽的范围内工作。相反,由于其光学设计,它被限制在一个特定波长下发射。为确保高效运行,增益峰值必须与空腔模式对齐。这种情况类似于通过钥匙孔照射手电筒,其中对准对于实现光的有效传输至关重要。不理想的对准可以通过增加手电筒的亮度来补偿,但这是以消耗更多能量为代价的。
更为复杂的是,增益谱的峰值和空腔模式的位置都会随温度变化而变化,而且它们的变化速率还不同。谨慎的设计人员会考虑到这一点,努力使增益峰值和腔谐振在设计温度和工作电流下重合。快速制造的VCSEL可以快速确定是否确实如此。
快速制造的理念
VCSEL一个吸引人的特点是相对容易大规模制造。由于所有的光都是从表面垂直发射的,因此工程师会进行晶圆上测试,而不是像边发射激光器那样将材料切割成单个芯片。然而,制造VCSEL并不是那么简单。将光和电流限制在局部区域当然不是一件容易的事——而这些是高效运行的先决条件。
广泛采用的确保电光工艺局部化的方法是将台面结构蚀刻到外延片中,直至露出埋在VCSEL结构内的氧化层(见图2)。该层由富含铝的AlGaAs形成,经过部分氧化,在台面中心形成一个孔或窗口,定义了电流流动的路径。这种方法的优点之一是它还可以在同一区域内引导光线,这要归功于产生的折射率曲线。
不幸的是,在传统的VCSEL中,不可能将电线或探头直接连接到台面,因为它太小了。因此,在沉积金属互连和相对大的金属接触焊盘之前,首先要用电绝缘材料“平面化”台面。这些步骤会消耗时间。为了实现VCSEL快速制造,必须采取一种减轻平面化和后续金属化的方法。
我们的解决方案包括通过蚀刻半导体外延片来定义台面结构,这种方法类似于用于制造传统VCSEL的方法——但在我们的例子中,我们保留了未蚀刻的部分,这些部分随后被用于支撑电互连和接触焊盘。我们通过蚀刻通孔以暴露富铝层来确保电流仅流过VCSEL孔径,随后在除VCSEL孔径规定区域外的所有区域进行氧化。在此之后,我们在退火之前添加了一个顶部金属p触点和背面n触点,以产生低电阻欧姆接触(参见图3,我们器件的SEM图像和显示横截面的随附示意图)。
图3.(左)使用日立SU8320在卡迪夫ICS洁净室中拍摄的VCSEL快速制造器件的等距SEM显微照片。已应用假显色来说明电接触焊盘。(右)器件横截面的随附示意图。
通过我们的方法,生产VCSEL所需的步骤从大约十个减少到四个。得益于此,VCSEL快速制造将制造时间缩短了60%。
对于给定的台面尺寸,氧化物孔径的尺寸在整个晶片上往往会变化。尺寸差异主要来自:在外延生长过程中发生的富铝层中的成分不均匀;以及整个晶片上氧化条件的变化,即温度。这意味着VCSEL性能在整个晶圆上会有所不同。
VCSEL快速制造提供了对这种变化的洞察。更重要的是,通过使用一系列台面尺寸,可以将制造带来的变化的影响(例如氧化差异)与由外延晶片生长条件引起的器件性能变化分开。显然,这只有在整个晶圆的氧化程度已知时才有可能。我们通过将氧化测试结构纳入快速制造掩模设计中来发现这一点(图4所示为在氧化步骤之后的一个示例)。采用这种方法使我们能够通过显微镜准确地确定氧化程度。当应用金属触点时,我们可以通过电导测量来确认氧化程度。
图4. 显微镜图像显示了氧化后的氧化校准台面,中心的暗点确定了孔径(未氧化区域)。
我们已将我们的通用VCSEL快速制造工艺应用于各种外延结构。一个例子是150毫米晶圆,它由IQE按照其940纳米发射通用设计进行生长,并在卡迪夫大学的
研究所洁净室中进行加工。对其中一个晶圆进行全面加工后,可生产超过15万个快速制造VCSEL,以及各种测试结构,包括用于氧化校准和传输线测量的结构(该晶圆的图像参见图5)。
图5.在卡迪夫的ICS洁净室设施中加工的150毫米VCSEL快速制造晶圆的照片。
使用我们的快速制造 VCSEL,我们可以映射整个晶圆的功率-电流特性。由此,可以确定功率转换效率、热翻转和阈值电流。由于已知整个晶圆上多个点的氧化程度,我们能够计算出电流密度。
图6(左)是一个具有16µm孔径的快速制造VCSEL的功率-电流曲线的例子,其温度范围为30-70˚C。图6(右)中的晶圆级彩色图显示了阈值电流的变化,与我们在整个晶圆上观察到的氧化程度的变化相一致。
图6. 一个16µm孔径VCSEL在30至70˚C时的功率电流特性(左)和显示150mm晶圆上阈值电流变化的等高线图。
快速制造VCSEL的激光波长和腔谐振波长在整个晶圆上显示出类似的趋势,尽管快速制造VCSEL的波长略有增加(参见图7)。
图7.(左)比较整个晶圆上不同位置的激光波长(正方形)与腔谐振。(右)晶圆中心和边缘的VCSEL器件的阈值电流与温度的关系。
这种向长波长的转变是由焦耳热引起的,在对工作波长敏感的应用(例如原子传感器)中必须考虑这一点。VCSEL设计人员需要考虑到大约0.5-1 nm mA-1的激光波长增加,以及由于环境温度引起的变化(每˚C约0.07nm)。依据参考(见图7,右),我们比较了从晶圆中心和边缘形成的具有相似孔径的VCSEL,并观察到在给定温度下阈值电流的差异,以及最小值出现在不同温度。
这一观察结果提供了对增益峰值和腔谐振波长之间失谐的深入了解,以及这种失谐如何随温度变化——这是使用快速制造VCSEL的一个显著优势,它提供的信息是生产线上标准外延片表征无法获得的。
借助快速制造数据,设计人员、外延片生产商或最终用户可以确定外延设计是否针对预期应用的工作温度进行了优化,并获悉来自晶圆不同区域的器件性能的预期变化。
我们将继续提升VCSEL快速制造工艺的能力和适用性。它目前正被用于评估外延片,该外延片被用来制造用于原子钟的VCSEL,以及测算IQE在锗衬底上生长的VCSEL的性能,与GaAs衬底相比,锗衬底具有更高的均匀性,这是由于减少了应变引起的晶圆弯曲。
ATLAS项目由威尔士政府的SMART专家计划支持,部分资金来自欧洲区域发展基金(ERDF)。此外,EPSRC未来
制造中心(EP/P006973/1)和由IQE公司共同赞助的EPSRC基金iCASE博士生奖学金也提供了支持。(EP/T517525/1)制造已在
研究所进行,更多详细信息可在本期第13页上找到。
声明:本篇文章属于原创,拒绝转载,如果需要转载,请联系我们,联系电话:0755-25988571。